切替電力供給ノイズの抑制を伴う磁歪変位変換器

专利摘要:
変換器１１６は、磁歪要素１０２上の繰り返しパルス１２０を感知し、変換器出力バースト１２２を提供する。変換器回路１２６は、変換器出力バーストを検出する。エネルギー貯蔵デバイス１３０は、変換器回路の電力入力１２８に結合する。切替電力供給１３２は、エネルギー貯蔵デバイスに結合し、その間に切替電力供給の切替が抑制される繰り返し抑制状態を有する。シーケンス回路１４０は、変換器出力バーストとの切替電力供給の繰り返し抑制状態の同期化を提供する。
公开号:JP2011506963A
申请号:JP2010537938
申请日:2008-12-05
公开日:2011-03-03
发明作者:フランク クラエー，；ウベ ビオラ，；アレクセイ；ジー． ミニン，
申请人:エムティーエス システムズ コーポレイション；
IPC主号:G01D5-48

专利说明:

[0001] （背景）
以下の論議は、一般的な背景情報のために提供されるにすぎず、請求された主題の範囲を決定する補助として使用されることを目的としない。]
[0002] 磁歪変位変換器は、通常は、機械部品の変位または水準感知フロートの変位を感知する際に使用するための工業設備に取り付けられる。磁歪変位電子機器は、通常は、機械またはタンクに取り付けられた筐体で囲まれる。磁歪変位変換器の用途の範囲が拡張するにつれて、ますます高いデータ転送速度およびより低い変位ジッターレベルで、変位をサンプリングする所望がある。過去には、線形電力供給調節器が筐体の中で使用されてきたが、データ転送速度が増加するにつれて、筐体中の加熱が過剰になった。切替電力供給調節器が加熱を低減するために使用されてきたが、切替調節器によって生成される切替ノイズが、望ましくないことにジッターレベルを増加させてきた。切替調節器の切替は、自律的で可変であり、他の回路ブロックと同期しておらず、したがって、スイッチのノイズパルスの時間は予測可能ではない。筐体中の切替電力供給調節器を使用する磁歪変位変換器における、高分解能で安定した低ジッター変位測定の所望がある。]
課題を解決するための手段

[0003] （概要）
本概要および要約は、以下の発明を実施するための形態でさらに説明される単純化形態で、いくつかの概念を紹介するために提供される。本概要および要約は、請求された主題の重要な特徴または本質的特徴を識別することを目的とせず、それらは、請求された主題の範囲を決定する補助として使用されることも目的としない。加えて、本明細書で提供される説明および請求された主題は、背景技術で論議される欠点のうちのいずれかの対処を対象とするものとして解釈されるべきではない。]
[0004] 変換器アセンブリを開示する。変換器アセンブリは、変換器を備える。変換器は、磁歪要素上の繰り返しパルスを感知し、変換器出力バーストを提供する。]
[0005] 変換器アセンブリは、変換器回路を備える。変換器回路は、変換器出力バーストを繰り返し検出し、変位を表す出力を提供する。]
[0006] 変換器アセンブリは、エネルギー貯蔵デバイスを備える。エネルギー貯蔵デバイスは、変換器回路の電力入力に結合する。変換器アセンブリは、切替電力供給を備える。切替電力供給は、エネルギー貯蔵デバイスに結合する。切替電力供給は、その間に切替電力供給の切替が抑制される、繰り返し抑制状態を有する。]
[0007] さらなる実施形態では、変換器アセンブリは、シーケンス回路を備える。シーケンス回路は、切替電力供給および変換器回路に結合する。シーケンス回路は、変換器出力バーストとの切替電力供給の繰り返し抑制状態の同期化を提供する。]
図面の簡単な説明

[0008] 図１は、変換器アセンブリを示す。
図２は、パルス検出回路を含む変換器アセンブリを示す。
図３は、ゲート回路を含む変換器アセンブリを示す。
図３Ａは、分圧器を含む変換器アセンブリを示す。
図４は、ワンショット回路を含む変換器アセンブリを示す。
図５は、図４に図示された変換器アセンブリと関連するタイミング図を示す。
図６は、変換器アセンブリの変位出力上の切替ノイズを示す。
図７は、変換器アセンブリのブロック図を示す。
図８は、図７に図示された変換器アセンブリと関連するタイミング図を示す。
図９は、図７に図示された変換器アセンブリと関連するフロー図を示す。] 図１ 図２ 図３ 図３Ａ 図４ 図５ 図６ 図７ 図８ 図９
実施例

[0009] （詳細な説明）
以下で説明される実施形態では、磁歪変換器アセンブリは、切替ノイズを生成する切替電力供給を含む。磁歪変換器アセンブリの中の変換器回路が、変換器バーストの第１の部分を受信すると、バイアスレベルを越える変換器バーストの後半部のタイミングを検出するための低ノイズ時間間隔を提供するために、切替電力供給の切替が瞬間的に抑制される。エネルギー貯蔵デバイスは、切替が抑制されている間に、変換器回路に電力を提供する。タイミングが検出された後、切替電力供給は、抑制されていない動作に戻る。磁歪変換器アセンブリの出力におけるジッターが低減され、分解能が改善される。個別に、または組み合わせて、本発明の実施形態を備える、種々の局面を論議する。]
[0010] 図１は、磁歪要素１０２に結合された変換器アセンブリ１００を示す。磁歪要素１０２は、磁石１０６の変位経路１０４に沿って延在し、磁石１０６の変位を感知する。磁石１０６は、移動機械部品またはタンク中の移動フロート（図示せず）等の移動部品に取り付けられる。磁石１０６は、磁歪要素１０２に対して移動する。磁歪要素１０２は、変換器アセンブリ１００へと延在する。導線１０８、１１０は、磁歪要素１０２の長さに沿って流れる、一連の繰り返し電流パルス１１２を提供する。] 図１
[0011] 磁石１０６は、磁歪要素１０２へと延在する外部磁界１０７を生じる。外部磁界１０７は、磁歪要素１０２の長さに対してほぼ直角である第１の方向に隣接する局所領域１１４を磁化する。電流パルス１１２が磁歪要素１０２を通過するにつれて、電流パルスは、磁歪要素１０２の中で内部磁界を生じる。内部磁界は、磁石１０６からの外部磁界１０７を克服するのに十分大きく、局所領域１１４中の磁化は、ほぼ横断方向から磁歪要素１０２の主軸の周囲のほぼ同心方向に、急に変化する。磁歪要素１０２の磁歪性質により、磁界方向の急激な変化は、磁歪要素１０２の対応する急激な局所寸法変化（機械的パルス）を生じる。]
[0012] 機械的パルスは、局所領域１１４から、パルスが変換器１１６によって検出される変換器アセンブリ１００まで、音速で磁歪要素１０２の長さに沿って伝わる。磁歪要素１０２は、音波遅延線として機能する。電気パルス１１２の印加と、変換器１１６における機械的パルスの検出との間の時間遅延は、磁石１０６の変位（位置）を表す。変換器１１６は、バイアス磁石およびテープコアの周囲に巻装されたコイル、コアのないコイル、圧電センサ、磁気抵抗センサ、巨大磁気抵抗（ＧＭＲ）センサ、ホール効果センサ、ＳＱＵＩＤセンサ、またはパルスを検出することができる他の既知のセンサを備えることができる。変換器１１６は、磁歪要素１０２の磁気または機械的撹乱を感知することができる。変換器アセンブリ１００は、繰り返しパルス１１２を生成し、時間遅延を測定し、磁石１０６の変位を表す変位出力１１８を提供する、電子回路を含む。一局面によれば、変位出力１１８は、Ｐｒｏｆｉｂｕｓ、Ｃａｎｂｕｓ、または他の既知のデジタル通信プロトコル等のデジタル通信プロトコルに従って、デジタルバス信号を備える。別の局面によれば、変位出力１１８は、制御されたアナログ電流または制御されたアナログ電圧等のアナログ出力を備える。さらに別の局面によれば、変位出力１１８は、パルス幅変調（ＰＭＷ）出力、周波数力、または起動／停止出力等の、単純デジタル出力を備える。]
[0013] 変換器アセンブリ１００は、磁歪要素１０２からの線１２１上で繰り返しパルス１２０を感知する、変換器１１６を備える。変換器１１６は、変換器出力１２４において変換器出力バースト１２２を提供する。本明細書で使用されるような「バースト」という用語は、通常は同じ周波数である、いくつかの正弦波サイクルのグループを備える波形を指す。バースト波形は、通常は、減衰包絡線を有する。各グループは、単一電気パルス１１２と一致する。]
[0014] 変換器出力１２４は、変換器回路１２６に結合する。変換器回路１２６は、変換器出力バースト１２２を繰り返し検出する。変換器回路１２６は、変位を表す出力１１８を提供する。]
[0015] 変換器回路１２６は、電力入力１２８を備える。コンデンサ１３０は、電圧ＶＤＤを有し、電圧ＶＤＤは、電力入力１２８に結合する。コンデンサ１３０は、一種のエネルギー貯蔵デバイスである。コンデンサ１３０の代替案として、超コンデンサ（ウルトラコンデンサとも呼ばれる）、再充電式バッテリ、またはインダクタ等の、他の種類のエネルギー貯蔵デバイスも、関連回路への適応とともに使用することができる。変換器アセンブリ１００は、切替電力供給１３２を備える。切替電力供給１３２は、外部電源から導体１３４、１３６において励起される。一局面によれば、外部電源は、変位出力１１８の通信バスと関連する通信バスを備える。切替電力供給１３２は、線１３８に沿って、電力をコンデンサ１３０に結合する。切替電力供給１３２は、切替電力供給１３２の切替が抑制される、繰り返し抑制状態を有する。切替電力供給１３２が抑制されていない状態である時に、切替電力供給１３２は、コンデンサ１３０に電力を提供し、望ましくないレベルの切替電力供給ノイズを生じる。切替電力供給１３２が抑制状態である時は、切替が抑制され、コンデンサ１３０への電力の提供が抑制され、切替電力供給１３２が望ましくない高レベルの切替電力供給ノイズを生じない。抑制されていない切替電力供給ノイズが変換器出力１２４において存在する場合は、出力バースト１２２の検出の再現性に悪影響を及ぼす。エネルギー貯蔵デバイスである、コンデンサ１３０は、繰り返し抑制状態中に、変換器回路１２６に貯蔵電力を提供する。変換器回路１２６は、抑制状態中に、コンデンサ１３０に貯蔵されたエネルギーで動作し続ける。一局面によれば、コンデンサ１３０は、１つまたは２つの連続変換器出力バーストの間の時間間隔を通して変換器回路１２６を励起するのに十分なエネルギー貯蔵容量を有する。]
[0016] 一局面によれば、切替電力供給１３２は、無効入力を備え、無効入力に切替制御出力１４２を印加し、切替電力供給１３２を遮断することによって、抑制される。別の局面によれば、切替電力供給１３２は、切替電力供給１３２の電力出力を低減することによって抑制される。さらに別の局面によれば、切替電力供給１３２は、切替電力供給１３２の切替の周波数を低減することによって抑制される。]
[0017] 変換器アセンブリ１００は、シーケンス回路１４０を備える。シーケンス回路１４０は、切替制御出力１４２を切替電力供給１３２に結合する。シーケンス回路１４０は、制御バス１４４に沿って変換器回路１２６に結合する。シーケンス回路１４０は、変換器回路１２６による変換器出力バースト１２２の繰り返し検出との切替電力供給１３２の繰り返し抑制状態の同期化を提供する。同期化は、高レベルの切替ノイズが検出時に存在しないように、検出の時間が抑制状態中であることを確実にする。]
[0018] 一局面によれば、シーケンス回路１４０によって提供される同期化は、変換器回路１２６が変換器出力バースト１２２を検出する時間間隔中に、切替電力供給ノイズを抑制する。この時間間隔は、図５に図示される実施例によって、以下でより詳細に説明される。変位測定の再現性は、切替電力供給ノイズの抑制によって強化される。強化された再現性は、図６に図示される実施例によって、以下でより詳細に説明される。] 図５ 図６
[0019] 一局面によれば、変換器回路１２６は、制御バス１４４に沿った第１の同期化パルスをシーケンス回路１４０に結合し、シーケンス回路１４０は、切替制御出力１４２を切替電力供給１３２に結合する。この順序付けの局面では、順序付けは、１つの変換器出力バースト１２２の少なくとも第１の部分の検出によって開始される。この局面は、図２、３、３Ａ、および４に示される実施例によって、以下でより詳細に説明される。] 図２
[0020] 別の局面によれば、順序付けは、あるいは、切替電力供給１３２によって開始することができる。この代替的局面によれば、切替電力供給１３２は、切替制御出力１４２をシーケンス回路１４０に結合し、シーケンス回路１４０は、制御バス１４４に沿った第２の同期化出力を変換器回路に結合する。この局面によれば、切替が測定間隔の全体を通して抑制され、コンデンサ１３０は、測定間隔の全体を通して電力を提供するのに十分大きいサイズを有する。]
[0021] さらに別の局面によれば、順序付けは、あるいは、シーケンス回路１４０によって開始することができる。この代替的局面によれば、シーケンス回路１４０は、制御バス１４４および切替制御出力１４２上で第１の同期化出力を自律的に生成する。]
[0022] 一局面によれば、切替電力供給ノイズの抑制は、変換器出力バーストを検出する際の信号対雑音比を改善する。変換器アセンブリ１００の局面は、図２に示される実施例の変換器アセンブリ２００によって、以下でより詳細に説明される。] 図２
[0023] 図２は、変換器アセンブリ２００を示す。変換器アセンブリ２００は、変換器アセンブリ１００と同様である。簡略にするために、後の図に出てくる参照番号と同じである、先の図に出てくる参照番号は、同じまたは同様の特徴を識別し、それらの説明は反復しない。] 図２
[0024] 図２では、変換器回路２０１（図１の変換器回路１２６に相当する）は、パルス検出回路２０２を備える。パルス検出回路２０２は、線１２４上で変換器出力バースト１２２を受信する。パルス検出回路２０２は、増幅出力２０４を提供する。変位計算回路２０６は、増幅出力２０４を受信する。変位計算回路２０６は、電流パルス１１２のタイミングに対する変換器出力バースト１２２のタイミングを測定する。変位計算回路２０６は、相対的タイミングおよび磁歪要素１１０に沿ったパルス伝搬の既知の音速の関数として、変位出力１１８を計算する。音速は、磁歪要素１０２の試験から、または変換器回路２０１の較正から決定することができる。変位計算回路２０６は、変位を表す出力１１８を生成する。] 図１ 図２
[0025] パルス検出回路２０２は、シーケンス回路１４０に第２の増幅出力２０８を提供する。シーケンス回路１４０は、変換器出力バースト１２２の前半部分を検出し、この前半部分は、シーケンス回路１４０の一連の制御出力のタイミングを誘起する。シーケンス回路１４０は、抑制モードになるように切替電力供給１３２を制御する、切替制御出力１４２を提供する。次に、シーケンス回路１４０は、変位計算回路２０６に制御出力２１０を提供する。制御出力２１０は、その間にバーストの後半部分のタイミングを検出することができる、時間窓を画定する。切替電力供給１３２は、切替電力供給ノイズが変位計算回路２０６によるタイミング測定に影響を及ぼすほど高くならないように、このバーストの後半部分中には抑制モードである。タイミング測定が完了した後、切替電力供給１３２は、コンデンサ１３０を充電するステップと、変換器回路２０１およびシーケンス回路１４０に励磁を提供するステップとを含む動作のために、抑制されていないモードに戻される。一局面によれば、変換器１１６、変換器回路２０１、および切替電力供給１３２は、共通筐体の中で相互の１５０ミリメートル以内にごく接近して配置される。近接近は、切替電力供給１３２からパルス検出回路２０２までの干渉ノイズを増加させるが、タイミング測定中の電力供給１３２の抑制は、タイミング測定が行われる時に干渉を低減する。]
[0026] 変換器アセンブリ２００の動作は、図３、３Ａ、４、５、および６に示される実施例によって、以下でより詳細に説明される。] 図３
[0027] 図３は、変換器アセンブリ３００を示す。変換器アセンブリ３００は、図２の変換器アセンブリ２００と同様である。簡略にするために、図２に出て来る参照番号と同じである、図３に出てくる参照番号は、同じまたは同様の特徴を識別し、それらの説明はここで反復しない。図３では、変換器１１６は、磁気テープコア３０８と、バイアス磁石３１０と、コア３０８の周囲に巻装される磁気ピックアップコイル３１２とを備える。] 図２ 図３
[0028] 図３では、変位計算回路２０６は、遅延時間を測定し、遅延時間に基づいて変位出力１１８を計算し、生成する、時間測定回路３０２を備える。変位計算回路２０６は、ゲート回路３０４を備える。ゲート回路３０４は、図４に示される実施例において、以下でより詳細に説明される。ゲート回路３０４は、時間測定回路３０２に結合する、ゲート回路出力３０６を生成する。電流パルス１１２の生成は、その間に磁歪要素１０２に沿った時間遅延が時間測定回路３０２によって測定される、測定時間間隔（測定サイクルとも呼ばれる）を開始する。] 図３ 図４
[0029] 図３では、シーケンス回路１４０は、パルス検出回路２０２から増幅出力２０８を受信する。シーケンス回路１４０は、ゲート回路３０４からゲート出力３１４を受信する。シーケンス回路１４０は、切替電力供給１３２に切替制御出力１４２を提供する。シーケンス回路１４０は、ゲート回路３０４にシーケンス回路出力３１６、３１８を提供する。シーケンス回路入力および出力３１４、３１６、３１８は、まとめて制御バス１４４と呼ばれる。] 図３
[0030] ゲート回路３０４、シーケンス回路１４０、および制御バス１４４の機能およびタイミングは、図４、５に図示される実施例によって、以下でより詳細に説明される。] 図４
[0031] 図３Ａは、変換器アセンブリ３５０を示す。簡略にするために、図３に出て来る参照番号と同じである、図３Ａに出てくる参照番号は、同じまたは同様の特徴を識別し、それらの説明はここで反復しない。] 図３ 図３Ａ
[0032] 図３Ａでは、切替電力供給１３２は、分圧器抵抗器３２２、３２４に結合する、電圧フィードバック入力３２０を備える。分圧器抵抗器３２２、３２４は、電圧ＶＤＤのＤＣレベルを調節するための入力３２０へのフィードバックとして、ＶＤＤの一部分を提供する。切替制御出力１４２は、コンデンサ３２６を通してパルスを電圧フィードバック入力３２０に容量結合する。切替制御出力１４２は、電圧フィードバック入力３２０における電圧を一時的に増加させ、切替電力供給１３２に切替を一時的に抑制させる。抑制時間の持続時間は、コンデンサ３２６のＲＣ時定数、分圧器抵抗器３２２、３２４、および切替制御出力１４２上のパルスの時間幅の関数である。別の局面によれば、切替制御出力１４２は、切替電力供給１３２の中の出力直列パストランジスタ（図示せず）の入力に結合して、切替を抑制する。切替を抑制する、切替制御出力１４２から切替電力供給１３２までの他の接続もまた、使用することができる。] 図３Ａ
[0033] １つの代替的局面によれば、切替電力供給１３４は、オプションの切替発振器制御入力１３３を備える。切替制御出力１４２は、この代替的局面によれば、切替発振器制御入力１３３に結合して、切替周波数を制御する。]
[0034] 図４は、変換器アセンブリ４００を示す。簡略にするために、図３に出て来る参照番号と同じである、図４に出てくる参照番号は、同じまたは同様の特徴を識別し、それらの説明はここで反復しない。] 図３ 図４
[0035] 図４では、パルス検出回路２０２は、増幅器と、フィルタとを備え、変換器出力１２４の増幅およびフィルタ処理された表現である、増幅出力２０４を提供する。ゲート回路３０４は、バイアス源４０２と、コンパレータ４０４と、インバータ４０６と、ＮＯＲゲート４０８とを備える。コンパレータ４０４（Ｕ１とも呼ばれる）は、バイアス源４０２からのバイアス電圧を増幅出力２０４と比較する。コンパレータ４０４がシーケンス回路出力３１８によって有効化されると、コンパレータ４０４は、増幅出力２０４がバイアス源４０２より大きいかどうかを示す、ゲート出力３１４を提供する。コンパレータ４０４のゲート出力３１４は、インバータ４０６の入力に結合する。インバータ４０６は、ＮＯＲゲート４０８の第１の入力に結合する、インバータ出力を提供する。ＮＯＲゲート４０８の第２の入力は、シーケンス回路出力３１６を受信する。ＮＯＲゲート４０８の出力は、時間測定回路３０２に結合する、ゲート回路出力３０６を提供する。] 図４
[0036] 図４では、シーケンス回路１４０は、固定閾値源４１０と、コンパレータ４１２と、第１のワンショット回路４１４と、第２のワンショット回路４１６と、ＮＯＲゲート４１８とを備える。閾値源４１０は、閾値電圧レベルをコンパレータ４１２の第１の入力に結合する。パルス検出回路２０２からの増幅出力２０８は、コンパレータ４１２の第２の入力に結合する。コンパレータ４１２は、第１および第２のワンショット回路４１４、４１６の「Ａ」入力に結合する、コンパレータ出力を生成する。コンパレータ４１２の出力は、増幅出力２０８が閾値電圧レベルを通り越すと切り替わる。一局面によれば、ワンショット回路４１４、４１６は、Ｎａｔｉｏｎａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐｏｒａｔｉｏｎ（Ａｒｌｉｎｇｔｏｎ ＴＸ ＵＳＡ）、ならびに他の集積回路製造業者から入手可能である、デュアル再誘起型ワンショットタイプ７４×１２３を備える。第１のワンショット回路４１４は、第１の時定数を伴う第１のタイマとして機能するように、第１のＲＣ回路Ｒ１−Ｃ１に接続される。第２のワンショット回路４１６は、第２の時定数を伴う第２のタイマとして機能するように、第２のＲＣ回路Ｒ２−Ｃ２に接続される。] 図４
[0037] 第１のワンショット回路４１４の／Ｑ（「ＮＯＴ Ｑ」とも呼ばれる）出力は、シーケンス回路出力３１６を生成する。第２のワンショット回路のＱ出力は、ＮＯＲゲート４１８の第１の入力に結合する。ゲート回路３０４からのゲート出力３１４は、ＮＯＲゲート４１８の第２の入力に結合する。ＮＯＲゲート４１８の出力は、シーケンス回路出力３１８および切替制御出力１４２を生成する。切替制御出力１４２は、切替電力供給１３２に結合して、切替を抑制する。シーケンス回路１４０およびゲート回路３０４の動作は、図５に図示される例示的タイミング図に関連して、以下でより詳細に説明される。] 図５
[0038] 図５は、図４に図示された回路の例示的タイミング図を示す。図５の時間軸は、水平線によって表され、複数の出力および状態は、時間軸に沿って垂直に図示される。図５に示された時間の部分は、タイミング図の左側の開始時間から開始する、測定サイクルを例示する。] 図４ 図５
[0039] 図４−５では、電流パルス５０２（図５）が磁歪要素１０２に印加され、測定サイクルを開始する。時間測定回路３０２（図４）は、ブランキングパルス５０４（図５）を生成する。ブランキングパルス５０４は、ワンショット４１４、４１６の／ＣＬＥＡＲ（「ＮＯＴ ＣＬＥＡＲ」とも呼ばれる）入力に結合され、ワンショット４１４、４１６が解放され、時間測定が終了した時に切替を抑制するために誘起される準備ができていることを確実にする。] 図４ 図５
[0040] 可変音波時間遅延５０６（磁石１０６の変位に依存する）後、バースト（リンギングパルスとも呼ばれる）５０８が、増幅出力２０４、２０８において存在する。リンギングパルス５０８が時間５１２で閾値レベル５１０を最初に超えると、切替制御出力１４２およびシーケンス回路出力３１８（ＣＭＰ有効とも呼ばれる）は、時間５１４で高い状態に切り替わり、切替電力供給１３２は、時間５１６において抑制される。]
[0041] リンギングパルス５０８が時間５２０でバイアスレベル５１８を超えると、ゲート回路出力３０６（停止とも呼ばれる）は、時間５２２で変化する。ゲート回路出力３０６は、時間測定回路３０２に結合し、時間５２０で時間測定回路３０２において測定された音波遅延５２４を数えることを止める。測定された音波遅延５２４は、通常は、実質的に固定された時間間隔だけ音波遅延５０６とは異なり、この実質的に固定された時間差は、変位出力１１８が正確となるように、較正中に出力から取り消される。]
[0042] 時間５３０では、ＣＭＰ有効が低く切り替わり、時間５２６では、ゲート回路出力３０６（停止）が低く切り替わり、時間５２８では、切替電力供給１３２が抑制されていない切替に再び戻される。時間５２０の臨界測定は、切替電力供給が瞬間的に抑制され、高レベルの切替電力供給ノイズを生じていない時に行われる。]
[0043] 図５のタイミング図等のタイミング図は、簡略化表現であり、種々の出力において存在する場合のある全てのノイズおよび他のアーチファクトを示すわけではないことが、当業者によって理解される。] 図５
[0044] 図６は、切替ノイズを含む変位出力（図４の変位出力１１８等）を示す。図６では、水平軸６０２は、ミリ秒で時間を表し、垂直軸６０４は、ミクロンで測定された変位を表す。図６では、切替電力供給は、時間間隔６０６、６０８中にオンであり、切替電力供給の切替は、時間間隔６１０中に抑制される。図６では、磁石（磁石１０６等）は、固定位置にある。図６の検討によって、切替電力供給が時間間隔６０６、６０８中に抑制されていない時に、変位ノイズが１５ミクロンもの高さの最大振幅となり得ることが分かる。図６の検討によって、切替が時間間隔６１０中に一時的に抑制されると、変位切替ノイズが約２〜３ミクロンの最大振幅まで低減されることが分かる。切替が一時的に抑制されて変位測定が行われると、有意な信号対雑音比の改善が達成される。たとえ切替電力供給が変換器回路内に収納されても、変位のより安定した測定値が提供される。] 図４ 図６
[0045] 図７は、変換器アセンブリ７００のブロック図を示す。変換器アセンブリ７００は、図２に図示される変換器アセンブリ２００と同様である。図２で使用される参照番号と同じである、図７で使用される参照番号は、図２および図７の両方において、同じまたは同様の特徴を表す。図２の変換器アセンブリ２００では、切替電力供給１３２の繰り返し抑制状態は、変換器出力バースト１２０の繰り返し検出の関数として制御される。しかしながら、図７の変換器アセンブリ７００では、切替電力供給１３２の繰り返し抑制状態は、固定時間間隔（Ｍ）７０２と以前に完了した測定サイクル時間からの測定サイクル時間間隔（最終Ｔ）７０４との間の計算された差（ＴＮ−１−Ｍ）７０６の関数として、（図８のタイミングに図示されるように）制御される。] 図２ 図７ 図８
[0046] 変換器アセンブリ７００は、シーケンス回路７０８を備える。シーケンス回路７０８は、７０２における時間間隔Ｍの記憶された事前設定値と、７０４における記憶された更新済みの最終時間間隔Ｔと、（ＴＮ−１−Ｍ）を計算する、７０６における計算回路と、切替電力供給１３２の切替の抑制を制御する、切替装置時間コントローラ７１０とを備える。]
[0047] 変換器アセンブリ７００は、変換器回路７１２を備える。変換器回路７１２は、電流パルス時間コントローラ７１４を備える。電流パルス時間コントローラ７１４は、記憶された事前設定電流パルス幅値７１６を備える。電流パルス時間コントローラは、トリガ入力７１８における誘起信号によって誘起されると、電流パルス１１２を生じる。変換器回路７１２は、線１２４上で変換器バーストを受信する、バースト時間測定回路７２０を備える。バースト時間測定回路７２０は、各測定サイクルの終わりに、線に沿って、記憶された最終Ｔ間隔７０４に更新を提供する。バースト時間測定回路７２０は、電流パルス時間コントローラ７１４の入力７１８および切替装置時間コントローラ７１０にトリガ信号を提供する。変位出力１１８は、バースト時間測定回路７２０からのバースト時間測定の関数として計算される。変換器アセンブリ７００の動作は、図８の実施例のタイミング図および図９の例示的フロー図によって、以下でより詳細に説明される。] 図８ 図９
[0048] 図８は、図７に図示された変換器アセンブリと関連する例示的タイミング図を示す。水平軸８０２、８０４、８０６は、時間を表す。電流パルス８０８、８１０、８１２、８１４は、電流パルス時間コントローラ７１４（図７）によって生成される。電流パルス８０８、８１０、８１２、８１４の各々は、記憶された電流パルス幅値７１６（図７）によって設定される、固定電流パルス幅ＰＷを有する。電流パルス８０８、８１０、８１２、８１４のタイミングは、測定サイクルを画定する。測定サイクルは、測定サイクルの中にある第１の電流パルスの開始から、後続の第２の電流パルスの開始までに及ぶ、時間間隔を備える。図８に図示されるように、完全測定サイクル１、２、および３が図示されている。] 図７ 図８
[0049] 各測定サイクルでは、音波遅延後、電流パルスに応答して変換器バーストが生成される。測定サイクル２の開始時の電流パルス８１０は、例えば、音波遅延８１８後に変換器バースト８１６をもたらす。変換器バースト８１６は、測定サイクル２の中にある。出力バースト（出力バースト８１６等）の各検出後、切替電力供給の切替が再開される。各測定サイクルの開始時に、切替電力供給１３２（図７）は、コンデンサ１３０（図７）に電荷を提供するように切り替わっている。切替電力供給１３２は、必要に応じて、時間間隔（ＴＮ−１−Ｍ）に対する測定サイクルＮにおいてコンデンサ１３０上で電荷を維持するように、切り替わることが許可され、ＴＮ−１は、直前の測定サイクルＮ−１の時間の長さであり、Ｍは、記憶された時間間隔値７０２（図７）によって設定される固定時間間隔である。時間の長さ（ＴＮ−１−Ｍ）は、電流パルスの開始時に開始する。切替電力供給１３２は、出力バーストの検出から電流パルスの開始後の時間の長さ（ＴＮ−１−Ｍ）の終了までのサイクル時間８３０にわたって切り替わる。] 図７
[0050] 例えば、測定サイクル２（Ｎ＝２）では、切替電力供給１３２（「切替器」）は、測定サイクル２の開始後の時間間隔（Ｔ１−Ｍ）にわたって、切替を続けることが拒否される。Ｍの値は、切替を停止し、抑制された切替時間間隔８２０を提供するように選択される。抑制された切替時間間隔８２０は、変換器バースト８１６のタイミングが検出された時に切替ノイズが抑制されるように、変換器バースト８１６の前に開始する。変換器バースト８１６が検出されるとすぐに、電力供給の切替が再開する。]
[0051] 変換器バースト８１６のタイミングが検出された後に、次の測定サイクルが開始する。一局面によれば、測定サイクルの長さは、可変であり、遭遇する音波遅延に依存する。音波遅延の長さは、磁石１０６（図７）の機械的運動の関数であり、音波遅延の変化は、磁石１０６の制限された速度により、（測定サイクルの時間の長さに対して）ゆっくりと発生することが理解される。したがって、直前の測定サイクルの長さは、現在の測定サイクルの開始時にはまだ正確に分からない、現在の測定サイクルの長さの十分な近似値である。この十分な近似値は、抑制された切替時間間隔が変換器バーストの前に開始することを確実にする。] 図７
[0052] 図９は、図７に図示された変換器アセンブリ７００と関連するフロー図を示す。図９のフロー図は、測定サイクルＮ中の処理を示す。処理は、以前の測定サイクル９０２の終了時に開始する。処理は、線９０４に沿ってアクションブロック９０６へと続く。アクションブロック９０６では、時間間隔（ＴＮ−１−Ｍ）が計算される。アクションブロック９０６の完了後、処理は、線９０８に沿ってアクションブロック９１０へと続く。] 図７ 図９
[0053] アクションブロック９１０では、電流パルスコントローラ７１４、切替装置時間コントローラ７１０、およびバースト時間測定回路７２０が、時間ｔ＝０で誘起される。電流パルスが時間ｔ＝０で開始し、切替電力供給１３２の切替が時間ｔ＝０で開始し、音波遅延の測定が時間ｔ＝０で開始する。アクションブロック９１０の完了後、処理は、線９１２に沿ってアクションブロック９１４へと続く。アクションブロック９１４では、電流パルスが時間ｔ＝電流パルス幅７１６で止まる。アクションブロック９１４の完了後、処理は、線９１６に沿ってアクションブロック９１８へと続く。]
[0054] アクションブロック９１８では、切替電力供給の切替が、ｔ＝（ＴＮ−１−Ｍ）で遮断される。時間ｔ＝（ＴＮ−１−Ｍ）の後、およびＮ番目の測定サイクルの残りの間、切替が切替電力供給において抑制される。アクションブロック９１８の完了後、処理は、線９２０に沿ってアクションブロック９２２へと続く。]
[0055] アクションブロック９２２では、バースト時間測定が、ｔ＝バースト時間で停止される。バースト時間測定は、変位出力１１８を検出するように移行される。バースト時間測定は、７０４における最終Ｔ間隔に移行される。アクションブロック９２２の完了後、処理は、線９２４に沿ってアクションブロック９２６へと続く。]
[0056] アクションブロック９２６では、時間ｔが、次の測定サイクルに備えて、ｔ＝０にリセットされる。アクションブロック９２６の完了後、処理は、線９２８に沿って次の測定サイクル９３０へと続く。]
[0057] 図７、８、および９において上記で説明されるように、変換器１１６は、磁歪要素１０２上の繰り返しパルスを感知し、線１２４上で変換器出力バースト１２２を提供する。変換器アセンブリ７００は、変換器回路７１２を備える。変換器回路７１２は、変換器出力バースト１２２を繰り返し検出し、変位を表す出力１１８を提供する。] 図７
[0058] 変換器アセンブリ７００は、エネルギー貯蔵デバイス１３０を備える。エネルギー貯蔵デバイス１３０は、変換器回路７１２の電力入力ＶＤＤに結合する。変換器アセンブリ７００は、切替電力供給１３２を備える。切替電力供給１３２は、エネルギー貯蔵デバイス１３０に結合する。切替電力供給１３２は、その間に切替電力供給１３２の切替が抑制される、繰り返し抑制状態（時間間隔８２０中等）を有する。]
[0059] 変換器アセンブリ７００は、シーケンス回路７０８を備える。シーケンス回路７０８は、切替電力供給１３２および変換器回路７１２に結合する。シーケンス回路７０８は、線１２２上の変換器出力バースト１２２との切替電力供給１３２の繰り返し抑制状態の同期化を提供する。]
[0060] 本主題を、構造的特徴および／または方法論的行為に特有の用語で説明したが、添付の請求項で規定される本主題は、審議されてきたように上記で説明される特定の特徴または行為に限定されないことを理解されたい。むしろ、上記で説明される特定の特徴および行為は、請求項を実施する実施例の形として開示される。]

权利要求:

請求項1
変換器出力バーストを提供する変換器と、該変換器出力バーストを繰り返し検出し、変位を表す出力を提供する、変換器回路と、該変換器回路の電力入力に結合される、エネルギー貯蔵デバイスと、該エネルギー貯蔵デバイスに結合し、その間に切替電力供給の切替が抑制される繰り返し抑制状態を有する、切替電力供給と、該切替電力供給および該変換器回路に結合する、シーケンス回路であって、該シーケンス回路は、該切替電力供給の該繰り返し抑制状態の、該変換器出力バーストの繰り返し検出との同期化を提供する、シーケンス回路とを備える、変換器アセンブリ。
請求項2
前記同期化は、前記変換器回路が前記変換器出力バーストを検出する時間間隔中に、切替電力供給ノイズを抑制する、請求項１に記載の変換器アセンブリ。
請求項3
前記変換器回路は、制御バスに沿った同期化を前記シーケンス回路に結合し、該シーケンス回路は、切替制御出力を前記切替電力供給に結合する、請求項２に記載の変換器アセンブリ。
請求項4
前記切替電力供給は、切替制御出力を前記シーケンス回路に結合し、該シーケンス回路は、制御バスに沿った同期化を前記変換器回路に結合する、請求項２に記載の変換器アセンブリ。
請求項5
前記シーケンス回路は、過去の測定サイクル時間と固定時間間隔との間の差の関数として前記抑制状態を制御する、切替装置時間コントローラを備える、請求項１に記載の変換器アセンブリ。
請求項6
前記エネルギー貯蔵デバイスは、前記繰り返し抑制状態中に前記変換器回路を励起する、請求項１に記載の変換器アセンブリ。
請求項7
前記変換器回路は、前記変換器出力バーストを受信し、増幅出力を提供する、パルス検出回路と、該増幅出力を受信し、変位を表す出力を生成する、変位計算回路とを備える、請求項１に記載の変換器アセンブリ。
請求項8
前記パルス検出回路は、第２の増幅出力を前記シーケンス回路に結合し、該シーケンス回路は、該パルス検出回路が変換器出力バーストの第１の部分を検出した後に、切替制御出力を前記切替電力供給に結合する、請求項７に記載の変換器アセンブリ。
請求項9
前記シーケンス回路は、前記パルス検出回路が変換器出力バーストの第２の部分を検出した後に、シーケンス回路出力を前記変位計算回路に結合する、請求項８に記載の変換器アセンブリ。
請求項10
前記切替電力供給は、前記切替制御出力を受信する無効入力を備える、請求項８に記載の変換器アセンブリ。
請求項11
前記切替電力供給は、前記切替制御出力を受信する電圧フィードバック入力を備える、請求項８に記載の変換器アセンブリ。
請求項12
前記切替電力供給は、前記切替制御出力を受信する切替発振器制御入力を備える、請求項８に記載の変換器アセンブリ。
請求項13
前記エネルギー貯蔵デバイスは、単一変換器出力バースト中に、前記変換器回路を励起するのに十分なエネルギー貯蔵容量を有する、請求項１に記載の変換器アセンブリ。
請求項14
前記エネルギー貯蔵デバイスは、２つの連続変換器出力バーストの間の時間間隔中に、前記変換器回路を励起するのに十分なエネルギー貯蔵容量を有する、請求項１に記載の変換器アセンブリ。
請求項15
前記変換器、前記変換器回路、および前記切替電力供給は、筐体内で相互から１５０ミリメートル以内に配置される、請求項１に記載の変換器アセンブリ。
請求項16
磁歪要素上の繰り返しパルスを表す、変換器出力バーストを提供することと、変位を表す出力を提供するように、変換器回路で該変換器出力バーストを繰り返し検出することと、エネルギー貯蔵デバイスおよび切替電力供給で該変換器回路を励起することと、該切替電力供給に繰り返し抑制状態を提供することであって、その間に該切替電力供給の切替が抑制される、ことと、該切替電力供給の該繰り返し抑制状態を、該変換器出力バーストの該繰り返し検出と同期化することとを含む、変位を変換する方法。
請求項17
前記同期化することは、前記変換器回路が前記変換器出力バーストを検出する時間間隔中に、切替電力供給ノイズを抑制する、請求項１６に記載の方法。
請求項18
前記変換器回路からの制御バスに沿った同期化をシーケンス回路に結合し、該シーケンス回路は、切替制御出力を前記切替電力供給に結合する、前記変換器回路を結合する、請求項１６に記載の方法。
請求項19
前記切替電力供給からの切替制御出力を前記シーケンス回路に結合し、該シーケンス回路は、制御バスに沿った同期化を前記変換器回路に結合する、請求項１６に記載の方法。
請求項20
前記エネルギー貯蔵デバイスは、前記繰り返し抑制状態中に前記変換器回路を励起する、請求項１６に記載の方法。
請求項21
変換器出力バーストを提供する変換器と、エネルギー貯蔵デバイスと、該エネルギー貯蔵デバイスに結合し、繰り返し抑制状態を有する切替電力供給であって、その間に該切替電力供給の切替が抑制される、切替電力供給と、該切替エネルギー貯蔵デバイスに結合する電力入力を有する、変換器回路であって、該変換器回路は、該変換器出力バーストを繰り返し検出し、かつ変位を表す出力を提供し、該繰り返し抑制状態は、該変換器出力バーストと同期化される、変換器回路とを備える、変換器アセンブリ。
請求項22
変換器出力バーストを提供する変換器と、エネルギー貯蔵デバイスと、該エネルギー貯蔵デバイスに結合し、繰り返し抑制状態を有する切替電力供給であって、その間に該切替電力供給の切替が抑制される、切替電力供給と、該切替電力供給が抑制状態である時に該変換器出力バーストを繰り返し検出するため、および変位を表す出力を提供するための手段とを備える、変換器アセンブリ。